• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    ＩＣパッケージは、第１表面（１１１、２１１）および対向する第２表面（１１２、２１２）を有する基板（１１０、２１０）と、基板の第１表面に隣接するダイプラットフォーム（１３０、２３０）を備える。基板は凹部（１２０、２２０）を備える。ＩＣパッケージは、基板の凹部に設けられたコンデンサ（１４０、２４０）をさらに備える。
    公开号:JP2011513949A
    申请号:JP2010547689
    申请日:2009-02-11
    公开日:2011-04-28
    发明作者:スケッテ、オスワルド、エル．
    申请人:インテル・コーポレーション；
    IPC主号:H01L23-12
    专利说明:

    [0001] 開示する本発明の実施形態は概してＩＣパッケージングに関し、さらに詳しくはＩＣパッケージの電力分配方式に関する。]
    背景技術

    [0002] 今日のＩＣ（集積回路）は、高速でスイッチオンおよびスイッチオフする数百万個のトランジスタを潜在的に含む多数の半導体デバイスを備える。このトランジスタのスイッチングは高周波ノイズを発生させるが、高速のコンピューティング環境で必要なノイズのない安定した電力分配システムを作成するためには、この高周波ノイズを制御する必要がある。そのようなシステムでは、ノイズを制御するべくバイパスコンデンサとも呼ばれるデカップリングコンデンサを利用してノイズを短絡接地させることが多い。トランジスタのノイズの影響をオフセットするために数百個のデカップリングコンデンサが利用されることが多いが、これらの配置は電気的な性能および電力試験の両方において重要な設計要素である。]
    [0003] 一般的に、デカップリングコンデンサと保護するデバイスとの間の直列抵抗および線路インダクタンス量を最小化することを目的に、デカップリングコンデンサは可能な限りデバイスの近傍に配置する。既存のパッケージでは、コンデンサをパッケージのランド側および／またはダイ側に配置することが電力分配の選択肢に含まれる。基板およびダイ/基板インターコネクトの厚み分だけダイから離間して、ランド側にコンデンサを配置することが最も典型的であろう。]
    図面の簡単な説明

    [0004] 開示する実施形態は、添付の図面を併用して以下の詳細な説明を読むことで参照することにより良く理解されるであろう。図面は次の通りである。]
    [0005] 本発明のある実施形態に係る、ＩＣパッケージの断面図である。
    本発明の別の実施形態に係る、ＩＣパッケージの断面図である。
    本発明のある実施形態に係る、ＩＣパッケージの製造方法を示すフローチャート図である。]
    [0006] 図示の簡易化と明確化を目的に、図面は構造の一般的な様子を示し、本発明の実施形態の説明を不要に不明確にすることを避けるために、周知の特徴および技術に関する説明および詳細を省略する場合がある。さらに、図面の要素の縮尺は必ずしも正確ではない。例えば、本発明の実施形態の理解を促進するべく、図中の一部の要素のサイズは他の要素と比べて強調する場合がある。異なる図中の同一の符号は同じ要素を意味する一方で、類似の符号は類似の要素を示す場合とそうでない場合がある。明細書および特許請求の範囲における「第１の」、「第２の」、「第３の」、「第４の」およびこれらの類似の用語は、類似の要素を区別するために利用されるが、必ずしも特定の順序または時系列を示すためではない。ここに説明する本発明の実施形態が、図示またはここで説明する順序とは異なる順序で動作可能な場合などの適切な状況下においては、このように用いられる用語は互換可能であることが理解されるべきである。同様に、ここに説明する方法が一連の段階を備える場合、段階の提示順序は、必ずしも段階の実行が可能な唯一の順序ではなく、また一部の段階は省略可能および／またはここに説明しない他の段階の追加が可能である。またさらに、「備える」、「含む」、「有する」およびこれらの変形の用語は、非排他的な包含を網羅することを意図しており、プロセス、方法、物品または製品は、必ずしもこれらの要素に限定されない複数の要素を含むが、明示的に示されていない、またはこれらのプロセス、方法、物品または製品に内在する他の要素を含んでもよい。]
    [0007] 明細書および特許請求の範囲における「左」、「右」、「前」、「後」、「上部」、「下部」、「上」、「下」およびこれらの類似の用語は、記述的な目的のために利用されており、必ずしも永続的かつ相対的な位置を説明するためではない。ここに説明する本発明の実施形態が、図示またはここで説明する向きとは異なる向きで動作可能な場合などの適切な状況下においては、このように用いられる用語は互換可能であることが理解されるべきである。ここで用いられる用語「結合した」は、電気的または非電気的に直接的または間接的に接続されていると定義される。ここで互いに「隣接」していると説明された物体は、この表現が用いられる文脈に適宜応じて、互いに物理的に接している場合、互いの近傍にある場合、または互いに同じ領域または地域にある場合がある。「１つの実施形態では」との表現の全ては、必ずしも同じ実施形態を意味するわけではない。]
    実施例

    [0008] 本発明の１つの実施形態では、ＩＣパッケージは、第１表面および対向する第２表面を有する基板と、基板の第１表面に隣接するダイプラットフォームとを備える。基板は凹部を有する。ＩＣパッケージは、基板の凹部に設けられたコンデンサ（または他のコンポーネント）をさらに備える。本文書では、基板の凹部のコンポーネントとして、ほぼコンデンサのみにについて説明するが、例えば薄膜アレイなど（サイズによって制限される）が利用されてもよく、ここでコンデンサについて説明される事項は、当業者にとって明らかな適切な変形と共にこのような他のコンポーネントにも適用されるが理解されるべきである。]
    [0009] 基板の凹部の存在は、ダイプラットフォームによって支持されるダイおよびデカップリングコンデンサとの間の離間距離を短縮する機会を提供する。離間距離が長いとクロック周波数が低減し、ノイズが発生する。したがって本発明の実施形態は、線路インダクタンスおよび直列抵抗を最小化しつつ、ダイプラットフォームと基板との間および基板とプリント基板または他の次のレベルのデバイスとの間の両方における様々なインターコネクトの選択肢を維持または実現することにより、電気的な性能を向上することができる。]
    [0010] 例えば、本発明の実施形態では、既存のパッケージで可能な距離よりもはるかにダイに近い位置にコンデンサを配置することによって、最良の電気的な性能を実現するコンデンサの配置が可能である。これにより必要なコンデンサの数が減り、コストとサイズとを低減する。さらに必要に応じて、コンデンサが基板に組み込まれた方式に比べはるかに容易にコンデンサの数を減じることができる。]
    [0011] 本発明のさらなる利点は、ソケットの互換性を維持できることにある。パッケージの低密度または他の第１部分は既存のマザーボードに合うように設計されている場合があるが、高密度部分または他の第２部分はより挑戦的に設計されている場合がある。このような手法においては、パッケージサイズがダイプラットフォームのレベルで縮小されても、マザーボード業界も同じ速度で進化するわけでは必ずしもない。例えば、ダイプラットフォーム部分に最先端の仕様を組み込む一方で、所望の形状の低密度部分にダイプラットフォーム部分を簡単に取り付け可能な状態を保つことで、ＩＣパッケージ全体としてのソケット互換性を維持してよい。]
    [0012] ここで図面を参照されたい。図１は本発明の在る実施形態に係るＩＣパッケージ１００の断面図である。図１に示すように、ＩＣパッケージ１００は、表面１１１、対向する表面１１２、および凹部１２０を有する基板１１０を備える。図１に示す実施形態では、凹部１２０は表面１１１にある。ＩＣパッケージ１００は、基板１１０の表面１１１に隣接するダイプラットフォーム１３０と、凹部１２０内のコンデンサ１４０とをさらに備える。また凹部１２０にはソルダレジスト１３４がある。] 図１
    [0013] 図１では凹部１２０内に合計６つのコンデンサを描写するが、この説明のいかなる部分もコンデンサの数を１つまたは６つあるいは特定の個数に限定するものではないことが理解されるべきである。本発明の様々な実施形態によると、凹部１２０内には、設計パラメータ、所望の電気的性能、または他の要素によって示されるまたは必要とされるあらゆる適切な個数のコンデンサがあってよい。したがって、特に規定のない限り、ここでのコンデンサ１４０についての参照は、同様に配置された全てのコンデンサに適用されることが理解されるべきである。] 図１
    [0014] 図１に示すように、ダイプラットフォーム１３０は、バンプレスビルドアップ層（ＢＢＵＬ）コンポーネントを備える。ＢＢＵＬは、ダイ１３１、ダイ１３１に隣接する複数のビルドアップ層１３２、およびビルドアップ層１３２に隣接する複数のインターコネクト構造１３３を有する。ダイプラットフォーム１３０は、ダイプラットフォーム１３０に剛性を与え、パッケージサイズを定義し、かつインターコネクトがダイ１３１からファンアウトする空間を提供する絶縁コア材１３６をさらに備える。ダイプラットフォーム１３０は、インターコネクト構造１３３を利用して基板１１０と電気的および物理的に結合される。図１の実施形態では、ＩＣパッケージ１００がハイブリッドＢＢＵＬパッケージであり、ＢＢＵＬコンポーネント（ダイプラットフォーム１３０）は、高密度なインターコネクトルーティング要素であって、基板１１０は、このようなハイブリッドＢＢＵＬパッケージにおける低密度なインターコネクトルーティング要素であることは留意に値する。またさらに、他の潜在的な利点のうち、例えばソケット互換性の維持に適切であり得る他のハイブリッド高密度/低密度パッケージングタイプ、または他の種類のパッケージングタイプを本発明の他の実施形態で利用し得ることは留意に値する。] 図１
    [0015] 基板１１０の表面１１１内の凹部１２０によって、図１のようにコンデンサ１４０を物理的にダイプラットフォーム１３０に取り付けることができる。物理的な取り付けは、例えばはんだ付けまたは類似の手法によって実現可能である。この構成により、コンデンサ１４０とダイ１３１との離間距離を極めて短くすることができる。これは、コンデンサとダイとが基板およびダイ/基板のインターコネクトの厚みによって離間する既存のパッケージに比べ、はるかに短い。ダイ１３１とコンデンサ１４０との間のこの最小離間距離は、所定のキャパシタンスに対して最大の電気的性能の恩恵を提供する。さらに、より大きな離間距離を有する高キャパシタンスシステムと同じ性能を維持しつつ、コンデンサの数、つまりキャパシタンス値を低減することができる。] 図１
    [0016] またさらに、既存のＩＣパッケージとは異なり、基板１１０の表面１１２にコンデンサ１４０が配置される必要がないことから、この構成は、基板１１０の表面１１２上に、表面１１２のほとんど全てがインターコネクト構造１５３に覆われる、あらゆるランドまたは他のインターコネクトの完全なアレイを許容する。隣接する対のインターコネクト構造１５３のそれぞれの間には、製造工程を経て残されたソルダレジスト１５４の領域が存在する。ここでのまたは類似の状況で用いられた「ほとんど全て」の表現は、表面の全てがインターコネクトで覆われていることを必ずしも意味しない。むしろ、インターコネクトとソルダレジストなどの介在する物体とが表面のほとんど全てを覆うことのみを意味する。]
    [0017] インターコネクト構造１５３は、プリント基板または他の次のレベルのデバイスへの電気的および／または物理的な接続を可能にする。完全なランドグリッドアレイ（またはボールグリッドアレイおよびピングリッドアレイなどの他の種類のあらゆるインターコネクトの完全なアレイ）は、基板１１０における入力ポイント/出力ポイント（例えばマザーボードへのピンアウトなど）の数を最大化することから、パッケージサイズ、電気的接続、および信号伝播における利点を提供する。]
    [0018] 凹部１２０は、コンデンサ１４０を収容し、ダイプラットフォーム１３０および基板１１０の取り付け中および取り付け後の機械的な干渉を回避するように設計される。例えば、コンデンサ１４０が凹部１２０内に収まった状態で、インターコネクト構造１３３が基板１１０の表面１１１およびビルドアップ層１３２に接することが可能でなくてはならない。凹部１２０が浅すぎる場合、つまりｚ方向のサイズが小さすぎる場合は、コンデンサ１４０と凹部１２０の底面との間の機械的な干渉がそのような接触を阻む。同時に凹部１２０は、ｘ方向およびｙ方向においても適切なサイズによって位置合わせの問題を防ぐ必要がある。この点において、凹部１２０の側壁に干渉することなくコンデンサ１４０を凹部１２０内に配置できるように十分な公差が必要である。]
    [0019] 引き続き図１を参照すると、複数のインターコネクト構造１３３がダイプラットフォーム１３０の表面１３５、図示の実施形態ではビルドアップ層１３２の下側の表面に位置する。図のように、複数のインターコネクト構造１３３は、例えばＢＢＵＬグリッドアレイなどのアレイを形成する。アレイは表面１３５の一部を覆うが、凹部１２０の存在に起因してこの部分は表面１３５の全体よりも小さい。したがって、インターコネクト構造１３３は表面１３５において部分的なアレイを形成すると言える。] 図１
    [0020] 図２は本発明のある実施形態に係るＩＣパッケージ２００の断面図である。図２に示すように、ＩＣパッケージ２００は、表面２１１、対向する表面２１２、および凹部２２０を有する基板２１０を備える。図２に示す実施形態では、凹部２２０は表面２１２にある。サイズ制限、製造における懸念、およびその類似を含む様々な設計事項が、凹部の配置、つまりこのように表面２１２内であるか、または図１のように表面１１１内であるかに影響する。図２の実施形態に対する、図１の実施形態の上述しなかった潜在的な利点としては、スタンドアロンのＢＢＵＬコンポーネントが完全な一連の試験の対象となり得ることにある。図１の実施形態のようにコンデンサが配置されている場合、試験には構造的試験および機能的試験が含まれる。小型の形状環境においては、基板のないＢＢＵＬコンポーネントが有利である。] 図１ 図２
    [0021] ＩＣパッケージ２００は、基板２１０の表面２１１に隣接するダイプラットフォーム２３０と、凹部２２０内のコンデンサ２４０とをさらに備える。また凹部２２０にはソルダレジスト２３４がある。例えば、基板２１０、表面２１１、表面２１２、凹部２２０、ダイプラットフォーム２３０、ソルダレジスト２３４、およびコンデンサ２４０はそれぞれ、図１に示した基板１１０、表面１１１、表面１１２、凹部１２０、ダイプラットフォーム１３０、ソルダレジスト１３４、およびコンデンサ１４０と類似であってよい。図２では凹部２２０内に合計６つのコンデンサを描写するが、図１に示したＩＣパッケージ１００の場合と同じく、この説明のいかなる部分もコンデンサの数を特定の個数に限定するものではないことが理解されるべきである。本発明の様々な実施形態によると、凹部２２０内には、設計パラメータ、所望の電気的性能、または他の要素によって示されるまたは必要とされるあらゆる適切な個数のコンデンサがあってよい。したがって、特に規定のない限り、ここでのコンデンサ２４０についての参照は、同様に配置された全てのコンデンサに適用されることが理解されるべきである。] 図１ 図２
    [0022] 図２に示すように、ダイプラットフォーム２３０は、ダイ２３１、ダイ２３１に隣接する複数のビルドアップ層２３２、およびビルドアップ層２３２に隣接する複数のインターコネクト構造２３３を有するＢＢＵＬコンポーネントを備える。ダイプラットフォーム２３０はコア材２３６をさらに備える。例えば、ダイ２３１、ビルドアップ層２３２、インターコネクト構造２３３、およびコア材２３６はそれぞれ、図１に示したダイ１３１、ビルドアップ層１３２、インターコネクト構造１３３、およびコア材１３６と類似であってよい。ダイプラットフォーム２３０は、インターコネクト構造２３３を利用して基板２１０と電気的および物理的に結合する。] 図１ 図２
    [0023] 複数のインターコネクト構造２３３がダイプラットフォーム２３０の表面２３５、図示の実施形態ではビルドアップ層２３２の下側の表面に位置する。基板２１０のランド側に位置する凹部２２０が存在することから、インターコネクト構造２３３は、ダイプラットフォーム２３０の表面２３５のほとんど全てを覆うアレイを形成する。図示の実施形態では、インターコネクト構造２３３は、コンデンサ２４０とダイ２３１との間により短い電気的なパス、つまり短い離間距離を提供しつつ、基板２１０とのインターコネクションに完全なＢＢＵＬグリッドアレイを形成する。このような短い離間距離および完全なグリッドアレイの利点は上述の通りである。図のように、完全なＢＢＵＬグリッドアレイは表面２３５のほとんど全てを覆う。]
    [0024] 基板２１０の表面２１２の一部は、基板２１０をプリント基板または他の次のレベルのデバイスへ物理的および／または電気的に接続するインターコネクト構造２５３のアレイで覆われる。隣接する対のインターコネクト構造２５３のそれぞれの間には、製造工程を経て残されたソルダレジスト２５４の領域が存在する。図１のインターコネクト構造１５３と同様に、インターコネクト構造２５３はランド、ボール、ピンまたはその類似を含んでよい。] 図１
    [0025] 図３は本発明のある実施形態に係るＩＣパッケージの製造方法３００を示すフローチャート図である。方法３００のステップ３１０では、第１表面および対向する第２表面を有し、凹部を含む基板を用意する。例えば基板、第１表面および第２表面はそれぞれ、図１に示した基板１１０、表面１１１および表面１１２と類似であってよい。また別の例として、凹部は図１に示した凹部１２０と類似であってよい。] 図１ 図３
    [0026] １つの実施形態では、ステップ３１０で第１表面に凹部を有する基板を用意することで図１のＩＣパッケージ１００に類似する。別の実施形態では、ステップ３１０で第２表面に凹部を有する基板を用意することで図２のＩＣパッケージ２００に類似する。方法３００のステップ３２０では、基板の第１表面にダイプラットフォームを取り付ける。例えば、ダイプラットフォームは図１に示したダイプラットフォーム１３０と類似であってよい。１つの実施形態では、ステップ３２０で、ダイと、ダイに隣接した複数のビルドアップ層と、ビルドアップ層に隣接した複数のインターコネクト構造とを有するバンプレスビルドアップ層コンポーネントを取り付ける。例えば、ダイ、ビルドアップ層およびインターコネクト構造はそれぞれ、図１に示した第１３１、ビルドアップ層１３２およびインターコネクト構造１３３と類似であってよい。] 図１ 図２
    [0027] 基板の第１表面に凹部が位置する少なくとも一部の実施形態では、ステップ３２０の結果、基板の第２表面のほとんど全てがインターコネクト構造のアレイによって覆われる。このような構造は上述の通り、ランドグリッドアレイ、ボールグリッドアレイ、ピングリッドアレイおよびその類似を含んでよい。]
    [0028] 基板の第２表面に凹部が位置する少なくとも一部の実施形態では、ステップ３２０の結果、ＢＢＵＬグリッドアレイなどの複数のインターコネクト構造がダイプラットフォームの第１表面のほとんど全てを覆うアレイを形成する。]
    [0029] 方法３００のステップ３３０では、基板の凹部にコンデンサが配置される。例えば、コンデンサは図１に示したコンデンサ１４０と類似であってよい。] 図１
    [0030] 方法３００のステップ３４０では、ダイプラットフォームにコンデンサを物理的に取り付ける。このステップは上述の通り、基板の第１表面に凹部がある実施形態で実行されてよい。]
    [0031] 本発明を具体的な実施形態を参照して説明したが、発明の趣旨または範囲から逸脱することなく様々な変更が可能であることは、当業者によって理解されるであろう。したがって、本発明の実施形態の開示は発明の範囲の説明を目的としており、制限することを意図していない。本発明の範囲は添付の特許請求の範囲によってのみ限定される。例えば、ここに説明したＩＣパッケージおよび関連した方法は様々な実施形態において実施可能であり、上述のこれらの実施形態についての特定の説明は必ずしも全ての実行可能な実施形態の完全な説明を表すものではないことは、当業者にとって明らかである。]
    [0032] さらに、具体的な実施形態に関し、その恩恵、他の利点および問題に対する解決方法を説明した。しかしながら、恩恵、利点、問題に対する解決方法、および今後発生またはより顕著になり得る恩恵、利点または解決方法を引き起こし得るあらゆる要素または複数の要素は、１つまたは全ての請求項の重要、必要または必須の特徴または要素であると解釈されるべきではない。]
    [0033] またさらに、ここに開示した実施形態および制限は、その実施形態および／または制限が（１）請求項で明示的に請求されていない場合、および（２）均等論の下で請求項における明示的な要素および／または制限の均等物または潜在的な均等物である場合、公有の原則の下に公衆に属するものではない。]
    权利要求:

    請求項1
    第１表面および対向する第２表面を有し、かつ凹部を含む基板と、前記基板の前記第１表面に隣接するダイプラットフォームと、前記基板の前記凹部に設けられたコンデンサとを備えるＩＣパッケージ。
    請求項2
    前記ダイプラットフォームは、ダイと、前記ダイに隣接する複数のビルドアップ層と、前記複数のビルドアップ層に隣接する複数のインターコネクト構造とを含むバンプレスビルドアップ層コンポーネントを有する請求項１に記載のＩＣパッケージ。
    請求項3
    前記凹部は、前記基板の前記第１表面にある請求項２に記載のＩＣパッケージ。
    請求項4
    前記コンデンサは、前記ダイプラットフォームに物理的に取り付けられている請求項３に記載のＩＣパッケージ。
    請求項5
    前記基板の前記第２表面のほとんど全てが複数のインターコネクト構造アレイによって覆われる請求項４に記載のＩＣパッケージ。
    請求項6
    前記複数のインターコネクト構造は、前記ダイプラットフォームの第１表面に位置し、前記複数のインターコネクト構造は、前記ダイプラットフォームの前記第１表面の一部を覆うアレイを形成する請求項５に記載のＩＣパッケージ。
    請求項7
    前記凹部は、前記基板の前記第２表面にある請求項２に記載のＩＣパッケージ。
    請求項8
    前記複数のインターコネクト構造は、前記ダイプラットフォームの第１表面に位置し、前記複数のインターコネクト構造は、前記ダイプラットフォームの前記第１表面のほとんど全てを覆うアレイを形成する請求項７に記載のＩＣパッケージ。
    請求項9
    前記基板の前記第２表面の一部がインターコネクト構造アレイによって覆われる請求項８に記載のＩＣパッケージ。
    請求項10
    第１表面および対向する第２表面を有し、凹部を含む基板と、前記基板の前記第１表面に物理的および電気的に結合したバンプレスビルドアップ層コンポーネントと、前記基板の前記凹部に設けられた複数のコンデンサとを備え、前記バンプレスビルドアップ層コンポーネントは、ダイと、前記ダイに隣接する複数のビルドアップ層と、前記複数のビルドアップ層に隣接するバンプレスビルドアップ層グリッドアレイとを有するＩＣパッケージ。
    請求項11
    前記凹部は前記基板の前記第１表面にあり、前記複数のコンデンサは前記バンプレスビルドアップ層コンポーネントに物理的に取り付けられている請求項１０に記載のＩＣパッケージ。
    請求項12
    前記基板の前記第２表面のほとんど全てが複数のインターコネクト構造アレイによって覆われる請求項１１に記載のＩＣパッケージ。
    請求項13
    前記凹部は、前記基板の前記第２表面にあり、前記バンプレスビルドアップ層グリッドアレイは前記バンプレスビルドアップ層コンポーネントの第１表面に位置し、前記バンプレスビルドアップ層グリッドアレイは前記バンプレスビルドアップ層コンポーネントの前記第１表面のほとんど全てを覆う請求項１０に記載のＩＣパッケージ。
    請求項14
    第１表面および対向する第２表面を有し、凹部を含む基板を用意する段階と、前記基板の前記第１表面にダイプラットフォームを取り付ける段階と、前記基板の前記凹部にコンデンサを配置する段階とを備えるＩＣパッケージの製造方法。
    請求項15
    前記ダイプラットフォームを取り付ける段階は、ダイと、前記ダイに隣接する複数のビルドアップ層と、前記複数のビルドアップ層に隣接する複数のインターコネクト構造とを有するバンプレスビルドアップ層コンポーネントを取り付ける段階を有する請求項１４に記載の方法。
    請求項16
    前記凹部は、前記基板の前記第１表面にある請求項１４に記載の方法。
    請求項17
    前記ダイプラットフォームに前記コンデンサを物理的に取り付ける段階をさらに備える請求項１６に記載の方法。
    請求項18
    前記基板の前記第２表面のほとんど全てが複数のインターコネクト構造アレイによって覆われる請求項１７に記載の方法。
    請求項19
    前記凹部は、前記基板の前記第２表面にある請求項１４に記載の方法。
    請求項20
    前記ダイプラットフォームを取り付ける段階は、ダイと、前記ダイに隣接する複数のビルドアップ層と、前記複数のビルドアップ層に隣接する複数のインターコネクト構造とを含むバンプレスビルドアップ層コンポーネントを取り付ける段階を有し、前記複数のインターコネクト構造は、前記ダイプラットフォームの第１表面に位置し、前記複数のインターコネクト構造は、前記ダイプラットフォームの前記第１表面のほとんど全てを覆うアレイを形成する請求項１９に記載の方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9330942B2|2016-05-03|Semiconductor device with wiring substrate including conductive pads and testing conductive pads
    TWI482257B|2015-04-21|具有垂直地嵌入之多數晶粒之基板的多晶片封裝體，以及其形成方法
    US7737549B2|2010-06-15|Circuit module with thermal casing systems
    JP5467458B2|2014-04-09|半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法
    US5895230A|1999-04-20|Integrated circuit chip package having configurable contacts and method for making the same
    US9462697B2|2016-10-04|Electronic component embedded substrate and manufacturing method thereof
    KR100357657B1|2002-10-25|전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법
    CN101728337B|2012-02-01|无芯基板、其制造方法以及包含其的微电子器件封装件
    US7796400B2|2010-09-14|Modular integrated circuit chip carrier
    US7446410B2|2008-11-04|Circuit module with thermal casing systems
    US6740984B2|2004-05-25|Ball grid array chip packages having improved testing and stacking characteristics
    US8058721B2|2011-11-15|Package structure
    US7023085B2|2006-04-04|Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
    US7423885B2|2008-09-09|Die module system
    KR101120683B1|2012-03-26|3차원 칩 스택의 실리콘 삽입기 시험
    US8159052B2|2012-04-17|Apparatus and method for a chip assembly including a frequency extending device
    JP5874072B1|2016-03-01|半導体記憶装置
    US7217994B2|2007-05-15|Stack package for high density integrated circuits
    JP4768012B2|2011-09-07|集積回路の他の集積回路への積層構造
    KR20180121893A|2018-11-09|내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
    JP3758678B2|2006-03-22|高性能集積回路パッケージ
    USRE42332E1|2011-05-10|Integrated circuit package, ball-grid array integrated circuit package
    US7119427B2|2006-10-10|Stacked BGA packages
    KR930014929A|1993-07-23|반도체 장치 및 그의 제조 방법
    US7378726B2|2008-05-27|Stacked packages with interconnecting pins
    同族专利:
    公开号 | 公开日
    WO2009105367A3|2009-10-29|
    TW201005895A|2010-02-01|
    US8035216B2|2011-10-11|
    TWI411071B|2013-10-01|
    JP5656647B2|2015-01-21|
    KR101297536B1|2013-08-16|
    KR20100103712A|2010-09-27|
    WO2009105367A2|2009-08-27|
    CN101952959B|2013-04-24|
    US20090212416A1|2009-08-27|
    CN101952959A|2011-01-19|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH11317490A|1997-10-16|1999-11-16|Hitachi Ltd|半導体素子搭載基板|
    JP2001298120A|2000-04-14|2001-10-26|Sumitomo Bakelite Co Ltd|Semiconductor device and method of manufacturing semiconductor device|
    JP2003086626A|2001-09-13|2003-03-20|Matsushita Electric Ind Co Ltd|電子部品、その製造方法、電子部品の実装体および実装方法|
    JP2003258157A|2002-02-28|2003-09-12|Toppan Printing Co Ltd|Manufacturing method of chip size package|
    JP2005129899A|2003-08-28|2005-05-19|Kyocera Corp|配線基板および半導体装置|
    JP2006203079A|2005-01-21|2006-08-03|Sharp Corp|半導体装置および半導体装置の製造方法|JP2018520507A|2015-06-25|2018-07-26|インテル コーポレイション|リセスを有するインターポーザを用いた集積回路構造|US5353498A|1993-02-08|1994-10-11|General Electric Company|Method for fabricating an integrated circuit module|
    US5527741A|1994-10-11|1996-06-18|Martin Marietta Corporation|Fabrication and structures of circuit modules with flexible interconnect layers|
    US5841193A|1996-05-20|1998-11-24|Epic Technologies, Inc.|Single chip modules, repairable multichip modules, and methods of fabrication thereof|
    US5939728A|1997-04-22|1999-08-17|Wachtel; Jonathan|Method and apparatus for reading photo-stimulated luminescence imaging plates|
    US6150724A|1998-03-02|2000-11-21|Motorola, Inc.|Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces|
    US6306680B1|1999-02-22|2001-10-23|General Electric Company|Power overlay chip scale packages for discrete power devices|
    JP3792445B2|1999-03-30|2006-07-05|日本特殊陶業株式会社|コンデンサ付属配線基板|
    US6239482B1|1999-06-21|2001-05-29|General Electric Company|Integrated circuit package including window frame|
    US6242282B1|1999-10-04|2001-06-05|General Electric Company|Circuit chip package and fabrication method|
    US6271469B1|1999-11-12|2001-08-07|Intel Corporation|Direct build-up layer on an encapsulated die package|
    US6154366A|1999-11-23|2000-11-28|Intel Corporation|Structures and processes for fabricating moisture resistant chip-on-flex packages|
    US6228682B1|1999-12-21|2001-05-08|International Business Machines Corporation|Multi-cavity substrate structure for discrete devices|
    US6555908B1|2000-02-10|2003-04-29|Epic Technologies, Inc.|Compliant, solderable input/output bump structures|
    US6396148B1|2000-02-10|2002-05-28|Epic Technologies, Inc.|Electroless metal connection structures and methods|
    US6426545B1|2000-02-10|2002-07-30|Epic Technologies, Inc.|Integrated circuit structures and methods employing a low modulus high elongation photodielectric|
    US6586836B1|2000-03-01|2003-07-01|Intel Corporation|Process for forming microelectronic packages and intermediate structures formed therewith|
    US6734534B1|2000-08-16|2004-05-11|Intel Corporation|Microelectronic substrate with integrated devices|
    US20020020898A1|2000-08-16|2002-02-21|Vu Quat T.|Microelectronic substrates with integrated devices|
    US6586822B1|2000-09-08|2003-07-01|Intel Corporation|Integrated core microelectronic package|
    US6489185B1|2000-09-13|2002-12-03|Intel Corporation|Protective film for the fabrication of direct build-up layers on an encapsulated die package|
    US6713859B1|2000-09-13|2004-03-30|Intel Corporation|Direct build-up layer on an encapsulated die package having a moisture barrier structure|
    US6617682B1|2000-09-28|2003-09-09|Intel Corporation|Structure for reducing die corner and edge stresses in microelectronic packages|
    US6709898B1|2000-10-04|2004-03-23|Intel Corporation|Die-in-heat spreader microelectronic package|
    US6423570B1|2000-10-18|2002-07-23|Intel Corporation|Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby|
    US6555906B2|2000-12-15|2003-04-29|Intel Corporation|Microelectronic package having a bumpless laminated interconnection layer|
    US6703400B2|2001-02-23|2004-03-09|Schering Corporation|Methods for treating multidrug resistance|
    US6706553B2|2001-03-26|2004-03-16|Intel Corporation|Dispensing process for fabrication of microelectronic packages|
    US6894399B2|2001-04-30|2005-05-17|Intel Corporation|Microelectronic device having signal distribution functionality on an interfacial layer thereof|
    US6888240B2|2001-04-30|2005-05-03|Intel Corporation|High performance, low cost microelectronic circuit package with interposer|
    US7071024B2|2001-05-21|2006-07-04|Intel Corporation|Method for packaging a microelectronic device using on-die bond pad expansion|
    US6586276B2|2001-07-11|2003-07-01|Intel Corporation|Method for fabricating a microelectronic device using wafer-level adhesion layer deposition|
    US7183658B2|2001-09-05|2007-02-27|Intel Corporation|Low cost microelectronic circuit package|
    US6580611B1|2001-12-21|2003-06-17|Intel Corporation|Dual-sided heat removal system|
    US6841413B2|2002-01-07|2005-01-11|Intel Corporation|Thinned die integrated circuit package|
    SE0203108D0|2002-10-22|2002-10-22|Siemens Elema Ab|Multi-Electrode Catheter|
    US7177504B2|2004-09-30|2007-02-13|Intel Corporation|Manufacturable connectorization process for optical chip-to-chip interconnects|
    US7442581B2|2004-12-10|2008-10-28|Freescale Semiconductor, Inc.|Flexible carrier and release method for high volume electronic package fabrication|
    US7109055B2|2005-01-20|2006-09-19|Freescale Semiconductor, Inc.|Methods and apparatus having wafer level chip scale package for sensing elements|
    US7160755B2|2005-04-18|2007-01-09|Freescale Semiconductor, Inc.|Method of forming a substrateless semiconductor package|
    US7425464B2|2006-03-10|2008-09-16|Freescale Semiconductor, Inc.|Semiconductor device packaging|
    US7723164B2|2006-09-01|2010-05-25|Intel Corporation|Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same|
    US7659143B2|2006-09-29|2010-02-09|Intel Corporation|Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same|
    US7588951B2|2006-11-17|2009-09-15|Freescale Semiconductor, Inc.|Method of packaging a semiconductor device and a prefabricated connector|
    US7476563B2|2006-11-17|2009-01-13|Freescale Semiconductor, Inc.|Method of packaging a device using a dielectric layer|
    US7632715B2|2007-01-05|2009-12-15|Freescale Semiconductor, Inc.|Method of packaging semiconductor devices|
    US7648858B2|2007-06-19|2010-01-19|Freescale Semiconductor, Inc.|Methods and apparatus for EMI shielding in multi-chip modules|
    US7619901B2|2007-06-25|2009-11-17|Epic Technologies, Inc.|Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system|
    US7595226B2|2007-08-29|2009-09-29|Freescale Semiconductor, Inc.|Method of packaging an integrated circuit die|
    US7651889B2|2007-09-13|2010-01-26|Freescale Semiconductor, Inc.|Electromagnetic shield formation for integrated circuit die package|
    US20090072382A1|2007-09-18|2009-03-19|Guzek John S|Microelectronic package and method of forming same|
    US20090079064A1|2007-09-25|2009-03-26|Jiamiao Tang|Methods of forming a thin tim coreless high density bump-less package and structures formed thereby|
    US7851905B2|2007-09-26|2010-12-14|Intel Corporation|Microelectronic package and method of cooling an interconnect feature in same|
    US8035216B2|2008-02-22|2011-10-11|Intel Corporation|Integrated circuit package and method of manufacturing same|
    US8093704B2|2008-06-03|2012-01-10|Intel Corporation|Package on package using a bump-less build up layer package|US8035216B2|2008-02-22|2011-10-11|Intel Corporation|Integrated circuit package and method of manufacturing same|
    US20110108999A1|2009-11-06|2011-05-12|Nalla Ravi K|Microelectronic package and method of manufacturing same|
    US8742561B2|2009-12-29|2014-06-03|Intel Corporation|Recessed and embedded die coreless package|
    US8901724B2|2009-12-29|2014-12-02|Intel Corporation|Semiconductor package with embedded die and its methods of fabrication|
    US8535989B2|2010-04-02|2013-09-17|Intel Corporation|Embedded semiconductive chips in reconstituted wafers, and systems containing same|
    US8319318B2|2010-04-06|2012-11-27|Intel Corporation|Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages|
    US8618652B2|2010-04-16|2013-12-31|Intel Corporation|Forming functionalized carrier structures with coreless packages|
    US9847308B2|2010-04-28|2017-12-19|Intel Corporation|Magnetic intermetallic compound interconnect|
    US8939347B2|2010-04-28|2015-01-27|Intel Corporation|Magnetic intermetallic compound interconnect|
    US8313958B2|2010-05-12|2012-11-20|Intel Corporation|Magnetic microelectronic device attachment|
    US8434668B2|2010-05-12|2013-05-07|Intel Corporation|Magnetic attachment structure|
    US8609532B2|2010-05-26|2013-12-17|Intel Corporation|Magnetically sintered conductive via|
    US20120001339A1|2010-06-30|2012-01-05|Pramod Malatkar|Bumpless build-up layer package design with an interposer|
    US8372666B2|2010-07-06|2013-02-12|Intel Corporation|Misalignment correction for embedded microelectronic die applications|
    US8754516B2|2010-08-26|2014-06-17|Intel Corporation|Bumpless build-up layer package with pre-stacked microelectronic devices|
    US8304913B2|2010-09-24|2012-11-06|Intel Corporation|Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby|
    US8937382B2|2011-06-27|2015-01-20|Intel Corporation|Secondary device integration into coreless microelectronic device packages|
    US8848380B2|2011-06-30|2014-09-30|Intel Corporation|Bumpless build-up layer package warpage reduction|
    US9257368B2|2012-05-14|2016-02-09|Intel Corporation|Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias|
    DE112012006469T5|2012-06-08|2015-03-05|Intel Corporation|Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel|
    US9496211B2|2012-11-21|2016-11-15|Intel Corporation|Logic die and other components embedded in build-up layers|
    US10354984B2|2015-05-27|2019-07-16|Bridge Semiconductor Corporation|Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same|
    US10121768B2|2015-05-27|2018-11-06|Bridge Semiconductor Corporation|Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same|
    US20170086298A1|2015-09-23|2017-03-23|Tin Poay Chuah|Substrate including structures to couple a capacitor to a packaged device and method of making same|
    US20190394871A1|2017-03-30|2019-12-26|Intel Corporation|Three-dimensional decoupling integration within hole in motherboard|
    WO2019032100A1|2017-08-09|2019-02-14|Intel Corporation|Integrated circuit components with substrate cavities|
    法律状态:
    2012-06-20| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
    2012-06-27| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
    2012-08-23| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120822 |
    2013-05-15| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
    2013-08-15| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130814 |
    2014-05-14| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |
    2014-09-12| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
    2014-10-03| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140912 |
    2014-10-08| A911| Transfer of reconsideration by examiner before appeal (zenchi)|Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141007 |
    2014-10-22| TRDD| Decision of grant or rejection written|
    2014-10-29| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
    2014-12-04| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141125 |
    2014-12-05| R150| Certificate of patent or registration of utility model|Ref document number: 5656647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
    2017-12-05| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2018-12-04| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2019-12-05| LAPS| Cancellation because of no payment of annual fees|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]